SOURCE MÉGA CIE. ÉLECTRIQUE, LIMITÉE

Distributeur électronique professionnel pour fournir le service sur un seul point de vente

Accueil
Produits
A propos de nous
Visite d'usine
Contrôle de la qualité
contacto
Demande de soumission
Accueil ProduitsUnité de microcontrôleur de MCU

TMS32C6414EZLZ5E0 - Texas Instruments - PROCESSEURS DE SIGNAUX NUMÉRIQUES À POINT FIXE

TMS32C6414EZLZ5E0 - Texas Instruments - PROCESSEURS DE SIGNAUX NUMÉRIQUES À POINT FIXE

TMS32C6414EZLZ5E0 - Texas Instruments - FIXED-POINT DIGITAL SIGNAL PROCESSORS

Détails sur le produit:

Lieu d'origine: PHILIPPIN
Nom de marque: Texas Instruments
Certification: Lead free / RoHS Compliant
Numéro de modèle: TMS32C6414EZLZ5E0

Conditions de paiement et expédition:

Quantité de commande min: 5 pièces
Prix: Contace sales group 1
Détails d'emballage: Standard Packaging
Délai de livraison: 2-3 JOURS
Conditions de paiement: T/T à l'avance, Paypal, Western Union
Capacité d'approvisionnement: 5000
Contactez maintenant
Description de produit détaillée

Détail rapide :

 

PROCESSEURS DE SIGNAUX NUMÉRIQUES À POINT FIXE

 

 

Description :

 

Les TMS320C64x™ DSPs (les les dispositifs TMS320C6414, TMS320C6415, et TMS320C6416 y compris) sont la génération du point fixe la plus à rendement élevé DSP dans la plate-forme de TMS320C6000™ DSP. Le dispositif de TMS320C64x™ († de C64x™) est basé sur l'architecture performante et avancée de la seconde génération de VelociTI™ très-long-instruction-Word (VLIW) (VelociTI.2™) développée par Texas Instruments (TI), faisant à ceux-ci DSPs un excellent choix pour les applications multicanales et multifonctionnelles. Le C64x™ est un membre code-compatible de la plate-forme de C6000™ DSP. Avec la représentation de jusqu'à 5760 millions d'instructions par seconde (MIPS) à une fréquence de base de 720 mégahertz, les solutions rentables d'offre de dispositifs de C64x aux défis de programmation performants de DSP. Les C64x DSPs possèdent la flexibilité opérationnelle des contrôleurs ultra-rapides et la capacité numérique des machines cellulaires.

Le processeur de noyau de C64x™ DSP a 64 registres polyvalents de longueur de mot à 32 bits et de huit multiplicateurs fonctionnels fortement indépendants d'unités-deux pour un résultat à 32 bits et six unités d'arithmétique-logique (ALUs) — avec des prolongements de VelociTI.2™. Les prolongements de VelociTI.2™ dans les huit unités fonctionnelles incluent de nouvelles instructions d'accélérer la représentation dans les applications principales et de prolonger le parallélisme de l'architecture de VelociTI™. Le C64x peut produire quatre de 16 bits multiplier-accumule (MACs) par cycle pour un total de 2880 millions d'impers par seconde (MMACS), ou huit impers à 8 bits par cycle pour un total de 5760 MMACS. Le C64x DSP a également la logique spécifique à l'application de matériel, la mémoire de sur-puce, et les périphériques supplémentaires de sur-puce semblables aux autres dispositifs de plate-forme de C6000™ DSP.

Le dispositif C6416 a deux coprocesseurs incorporés performants [coprocesseur de coprocesseur de décodeur de Viterbi (VCP) et de décodeur de Turbo (TCP)] cela accélèrent de manière significative la sur-puce d'opérations de canal-décodage. Le VCP fonctionnant à l'horloge divided-by-4 d'unité centrale de traitement peut décoder plus de 600 7.95-Kbps canaux adaptatifs de voix du multi-rate (AMR) [K = 9, R = 1/3]. Le VCP soutient des longueurs de contrainte K = 5, 6, 7, 8, et 9, taux R = 1/2, 1/3, et 1/4, et polynômes flexibles, tout en produisant de décisions dures ou de décisions douces. TCP fonctionnant à l'horloge d'unité centrale de traitement

divided-by-2 peut décoder jusqu'à quarante-trois 384-Kbps ou sept canaux 2-Mbps codés par turbo (assumant 6 itérations). TCP met en application l'algorithme de max*log-map et est conçu pour soutenir tous les polynômes et taux exigés par des projets troisièmes générations d'association (3GPP et 3GPP2), avec la longueur de cadre et l'interleaver entièrement programmables de turbo. Les paramètres de décodage tels que le nombre d'itérations et arrêt des critères sont également programmables. Des communications entre le VCP/TCP et l'unité centrale de traitement sont effectuées par le contrôleur de l'EDMA.

Le C64x emploie une architecture basée sur cachette à deux niveaux et a un ensemble puissant et divers de périphériques. La cachette de programme du niveau 1 (L1P) est une cachette 128-Kbit tracée directe et la cachette de données du niveau 1 (L1D) est une cachette 128-Kbit ensemble-associative bidirectionnelle. La mémoire du niveau 2/cachette (L2) se compose d'un espace mémoire 8-Mbit qui est partagé entre le programme et l'espace de données. La mémoire L2 peut être configurée en tant que la mémoire ou combinaisons tracée de cachette (jusqu'à octets 256K) et de mémoire tracée. L'ensemble périphérique inclut trois portes série protégées multicanales (McBSPs) ; un essai et une interface universels à 8 bits des opérations PHY pour l'esclave de (ATM) d'Asynchronous Transfer Mode [esclave d'UTOPIE] mettent en communication (C6415/C6416 seulement) ; trois minuteries polyvalentes à 32 bits ; une interface de 16 bits ou à 32 bits utilisateur-configurable de centre-port (HPI16/HPI32) ; une interconnexion (PCI) [C6415/C6416 de composant périphérique seulement] ; un port polyvalent d'entrée-sortie (GPIO) avec 16 bornes de GPIO ; et deux interfaces externes glueless de mémoire (EMIFA 64-bit et ‡ de 16 bits d'EMIFB), qui sont capables de l'interface aux souvenirs synchrones et asynchrones et aux périphériques.

Le C64x a un ensemble complet d'instruments de développement qui inclut : un compilateur C avancé avec des améliorations de C64x-specific, un optimiseur d'assemblée pour simplifier la programmation et l'établissement du programme, et une interface de débogueur de Windows™ pour la visibilité dans l'exécution de code source.

 

 

Applications :

 

-- Digital à point fixe la plus à rendement élevé

Processeurs de signal (DSPs)

− 2, 1,67-, 1,39 durées de cycle d'instruction de NS

− 500-, 600-, fréquence de base 720-MHz

Instructions à 32 bits du − huit/cycle

Opérations du − vingt-huit/cycle

− 4000, 4800, 5760 MIPS

− entièrement compatible au plan logiciel avec C62x™

Dispositifs du − C6414/15/16 Pin-Compatibles

-- Prolongements de VelociTI.2™ à VelociTI™

Très-Long-Instruction-Word avancé

(VLIW) Noyau de TMS320C64x™ DSP

Unités fonctionnelles fortement indépendantes du − huit avec des prolongements de VelociTI.2™ :

Le − six ALUs (32-/40-Bit), chacun soutient de 16 bits à 32 bits et double simple, ou quadruple l'arithmétique à 8 bits par rhythme

Appui de multiplicateurs du − deux

Quatre 16 x de 16 bits se multiplie

(résultats à 32 bits) par rhythme ou

Huit 8 x à 8 bits se multiplie

(résultats de 16 bits) par rhythme

Architecture non-alignée de Charge-Magasin de −

registres polyvalents à 32 bits du − 64

L'emballage d'instruction de − réduit le nombre d'instructions

− toutes les instructions conditionnelles

-- Caractéristiques de jeu d'instructions

− Octet-Accessible (données 8-/16-/32-/64-Bit)

protection à 8 bits de débordement de −

Extrait de Peu-Champ de −, ensemble, espace libre

Normalisation de −, saturation, Peu-Comptant

Orthogonalité accrue par VelociTI.2™ de −

-- Coprocesseur de décodeur de Viterbi (VCP) [C6416]

Appuis de − plus d'Amr 600 7.95-Kbps

Paramètres de code programmables de −

-- Coprocesseur de décodeur de Turbo (TCP) [C6416]

Le − soutient jusqu'à 7 2-Mbps ou 43 384-Kbps 3GPP (6 itérations)

Paramètres programmables de code et de décodage de Turbo de −

-- Architecture de la mémoire L1/L2

cachette de programme du − 128K-Bit L1P (de 16k-octets) (dirigez tracé)

les données du − 128K-Bit L1D (de 16k-octets) cachent (Ensemble-Associatifs bidirectionnels)

le − 8M-Bit (1024K-Byte) L2 a unifié RAM/Cache tracé (l'attribution flexible)

-- Deux interfaces externes de mémoire (EMIFs)

− un 64-bit (EMIFA), un de 16 bits (EMIFB)

Interface de Glueless de − à asynchrone

Souvenirs (SRAM et EPROM) et

Souvenirs synchrones (SDRAM,

SBSRAM, ZBT SRAM, et fifo)

espace mémoire externe accessible total du − 1280M-Byte

-- Direct-Mémoire-Access augmenté (EDMA)

Contrôleur (64 canaux indépendants)

-- Interface (HPI) de Centre-Port

Largeur Utilisateur-Configurable d'autobus de − (32-/16-Bit)

-- 32-Bit/33-MHz, PCI 3.3-V master/slave

L'interface se conforme aux spécifications 2,2 de PCI

[C6415/C6416]

Registres d'adresse d'autobus de PCI du − trois :

Mémoire de Prefetchable

Entrée-sortie de mémoire de Non-Prefetchable

Interface à quatre fils de la publication périodique EEPROM de −

Demande d'interruption de PCI de − sous DSP

Contrôle de programme

Interruption du − DSP par l'intermédiaire de cycle d'entrée-sortie de PCI

--Trois portes série protégées multicanales

− I/F direct à T1/E1, MVIP, auteurs de SCSA

− jusqu'à 256 canaux chacun

St-Autobus-Commutation de −, AC97-Compatible

Interface périphérique périodique (SPI) de −

Compatible (Motorola™)

 Trois minuteries polyvalentes à 32 bits

 Essai et opérations universels PHY

Interface pour l'atmosphère (UTOPIE) [C6415/C6416]

Contrôleur slave d'atmosphère du niveau 2 d'UTOPIE de −

le − à 8 bits transmettent et reçoivent des opérations

jusqu'à 50 mégahertz par direction

Format défini par l'utilisateur de cellules de − jusqu'à 64 octets

 Seize bornes polyvalentes d'entrée-sortie (GPIO)

 Le générateur à horloge flexible de PLL

 IEEE-1149.1 († DE JTAG)

Frontière-Balayage-Compatible

-- paquet de (BGA) de rangée de grille de la boule 532-Pin

(Suffixes de GLZ, de ZLZ et de CLZ), boule de 0,8 millimètres

Lancement

 processus en métal du Cu 0.13-µm/6-Level (CMOS)

 3.3-V I/Os, 1.2-V/1.25-V interne (500 mégahertz)

 3.3-V I/Os, 1.4-V interne (600 et 720 mégahertz)

 

 

Caractéristiques :

 

Fiches techniques

TMS320C6414-16

Photos de produit

532-FCBGA-ZLZ

Forfait standard

60

Catégorie

Circuits intégrés (ICs)

Famille

Incorporé - DSP (processeurs de signaux numériques)

Série

TMS320C6414T/15T/16T

Empaquetage

Plateau

Type

Point fixe

Interface

Interface de centre serveur, McBSP

Fréquence de base

500MHz

Mémoire non-volatile

Externe

Sur-Puce RAM

1.03MB

Tension - entrée-sortie

3.30V

Tension - noyau

1.20V

Température de fonctionnement

0°C | 90°C

Type de support

Bâti extérieur

Paquet/cas

532-BFBGA, FCBGA

Paquet de dispositif de fournisseur

532-FCBGA (23x23)

 

 

Avantage compétitif :

 

Garantie : 180 jours !
Expédition libre : Ordre plus de victoire $1000 des honoraires libres d'expédition
(poids de marchandises au-dessous de 3Kg), pendant le 20130901-20130930.


Pourquoi achat de nous >>> rapide/sans risque/commodément


•    La source méga est un gardien et une société courants du commerce des composants électroniques. Notre succursale incluent la Chine, Hong Kong, Sigapore, Canada. Offrez les affaires, le service, le recrutement et l'information pour notre membre global.
•    Des marchandises sont assurées du possible le plus de haute qualité et sont livrées à nos clients partout dans le monde avec la vitesse et la précision.
 

Comment acheter le >>>


•    Contactez-nous par l'email et les vos envoyés s'enquièrent avec votre destination de transport.
•    La causerie en ligne, le commissaire serait répondue DÈS QUE POSSIBLE.
 

Entretenez le >>>


•    L'expédition d'expéditeur dans le monde entier, acheteur de DHL, de TNT, d'UPS, de FEDEX etc. mettent le besoin du `t de s'inquiéter du problème d'expédition
•    Nous essayerons de répondre aussi rapidement que possible. Mais en raison de la différence de fuseau horaire, accordez svp jusqu'à 24 heures pour obtenir votre courrier répondu. Les produits ont été examinés par quelques dispositifs ou logiciel, nous nous assurons qu'il n'y a aucun problème de qualité.
•    Nous sommes commis à la fourniture rapidement, commode et sûr service de transport à l'acheteur global.

Coordonnées
Mega Source Elec.Limited

Personne à contacter: savvy

Envoyez votre demande directement à nous (0 / 3000)

Autres Produits